돈 불리기/산업보고서

[반도체] AI가 칩을 복잡하게 만들수록 ‘검사비용’이 아니라 ‘수율을 지키는 보험’이 되는 테스트의 시대임

똘이장군초코 2026. 9. 2. 15:10

https://finance.naver.com/research/industry_read.naver?nid=45908

📋 핵심 내용 요약

  1. 보고서의 핵심 주장은 AI와 HBM(High Bandwidth Memory·고대역폭메모리)이 칩 구조를 복잡하게 만들면서 테스트가 단순한 비용 공정에서 수율·품질·생산능력을 좌우하는 전략 공정으로 바뀌고 있다는 것임. [팩트, p04]

  2. 테스트 수요는 반도체 생산량 증가라는 Q(Quantity·수량)뿐 아니라 테스트 시간·횟수·난이도 상승에 따른 P(Price·단가)까지 동시에 늘어나는 구조여서 과거 메모리 증설 사이클보다 수혜 강도가 커질 수 있음. [해석]

  3. 2Q26 실적에서 영업이익이 시장 기대를 웃돈 기업 비율은 전공정 46%보다 후공정 72%가 높았으며, 특히 테스트 업체들의 실적 서프라이즈가 두드러졌음. [팩트, p03]
    [그림 1 전공정 vs. 후공정 업종별 컨센서스 대비 서프라이즈 비중, p3]

  4. 삼성전자 베트남 후공정 Fab(Fabrication Facility·반도체 생산시설)은 2027년 11월, SK하이닉스 P&T7은 2027년 10월 가동이 예상되어 2027-2028년 테스트 장비 수요를 뒷받침함. [팩트, p03]

  5. AI 수요 자체도 아직 둔화 신호보다 공급 제약 신호가 강하며, 주요 CSP(Cloud Service Provider·클라우드 서비스 사업자) 4개사의 합산 CAPEX(Capital Expenditure·설비투자)는 2025년 3,687억달러에서 2026년 7,146억달러, 2027년 9,853억달러로 증가할 것으로 전망됨. [팩트, p07]

  6. 첨단 패키징 시장은 2023년 378억달러에서 2029년 695억달러로 연평균 약 11% 성장하며 2028년에는 기존 패키징 시장 규모를 넘어설 것으로 전망됨. [팩트, p09]
    [그림 12 첨단 패키징 시장 규모 추이 및 전망, p9]

  7. 테스트 장비 시장은 2024-2028년 연평균 29% 성장할 것으로 전망되어 같은 기간 조립·패키징 장비 시장의 연평균 14% 성장보다 높은 성장률이 예상됨. [팩트, p13]
    [그림 21 테스트 장비 vs. 조립·패키징 장비 시장 규모 추이 및 전망, p13]

  8. 밸류체인별로는 테스터가 메모리 증설과 HBM 고도화, 테스트 소켓이 AI 칩 다변화와 개발주기 단축, 프로브카드가 NAND에서 DRAM·HBM으로의 제품 믹스 개선이라는 서로 다른 성장 동력을 가짐. [팩트, p04]

  9. 테스트 소켓은 AI 개발 프로젝트가 늘 때마다 전용 제품이 필요하고 소모품 특성까지 있어 AI 노출도가 가장 높은 영역으로 평가되며, 프로브카드는 HBM에서 동일 물량 기준 DRAM보다 금액 기준 수요 강도가 약 7.5배 높다고 제시됨. [팩트, p18-p21]

  10. 테스터는 메모리 사이클 민감도가 가장 높지만 삼성전자·SK하이닉스의 후공정 신규 공장과 HBM 장비 국산화가 겹쳐 2027년까지 가장 강한 실적 레버리지를 받을 가능성이 있음. [팩트, p04,p23]

  11. 대신증권은 장비 Top Pick으로 국내 HBM 제조사 두 곳을 모두 고객으로 확보한 디아이를, 부품 Top Pick으로 AI 매출 비중이 빠르게 높아진 ISC를 제시함. [팩트, p01]

  12. 다만 이 보고서의 투자 논리는 AI 투자 지속·메모리 후공정 증설·테스트 국산화·고사양화가 동시에 이어져야 완성되므로 방향성에는 동의할 수 있어도 현재 시점에서 섹터 전체 투자에 ‘완벽한 확신’을 갖기는 어려움. [해석]

🚀 왜 지금 테스트인가?

  1. 이 보고서의 넛그래프는 반도체의 성능 향상 방법이 미세화 하나에서 칩렛과 첨단 패키징으로 넓어지면서 테스트가 생산량보다 더 빠르게 성장하는 산업으로 변하고 있다는 것임. [해석]

  2. 과거에는 칩을 많이 만들수록 검사량도 비례해서 증가했지만 현재는 같은 칩 한 개를 만들더라도 더 오래, 더 자주, 더 정밀하게 검사해야 하는 구조가 되고 있음. [해석]

  3. 이는 생산량이 10% 늘 때 테스트 시장도 단순히 10% 증가하는 것이 아니라 테스트 콘텐츠와 검사 횟수 증가까지 더해져 그 이상으로 성장할 수 있다는 의미임. [해석]

  4. 실제 Advantest는 세대 전환마다 칩 복잡도가 높아져 테스트 콘텐츠와 인서션 수가 증가하면서 출하량 이상의 테스트 수요가 생긴다고 언급했음. [팩트, p15]

  5. Teradyne은 AI 가속기의 테스트 집약도가 일반 프로세서 대비 약 4배 수준이라는 가정을 합리적으로 평가했음. [팩트, p15]

  6. Teradyne은 전체 반도체 CAPEX에서 테스트 장비가 차지하는 비중이 2023년 4%에서 2026년 초 8%까지 확대됐다고 제시함. [팩트, p15]

  7. 장기적으로도 테스트 장비의 CAPEX 비중은 7-9% 수준에 수렴할 것으로 전망되어 테스트 투자 비중 자체가 과거보다 구조적으로 높아졌음을 보여줌. [팩트, p15]

  8. 따라서 이번 테스트 사이클은 단순 메모리 업황 반등에 따른 일회성 장비 교체만으로 보기 어렵다는 것이 보고서의 논리임. [해석]

  9. 테스트가 수율 개선에 직접 연결되면서 고객사가 테스트 장비와 부품에 더 높은 비용을 지불할 경제적 이유가 커지고 있음. [해석]

  10. 특히 수천만원짜리 범용 칩이 아니라 고가 GPU·ASIC·HBM을 묶은 AI 패키지에서는 마지막 단계에서 불량을 발견하는 것보다 초기에 불량 칩을 제거하는 것이 훨씬 저렴함. [해석]

  11. 그래서 테스트는 생산 이후 제품이 제대로 만들어졌는지 확인하는 사후 검사에서 불량품에 투입될 후속 비용을 미리 막는 수율 관리 공정으로 역할이 확대되고 있음. [해석]

  12. 이 구조가 유지된다면 테스트 업체의 매출은 웨이퍼 투입량보다 더 빠르게 증가하는 ‘초과 성장’이 가능함. [해석]

🤖 AI 수요가 테스트 사이클의 첫 번째 엔진임

  1. Stanford HAI의 2026 AI Index에 따르면 생성형 AI는 ChatGPT 출시 약 3년 만에 글로벌 인구 기준 53% 도입률에 도달한 것으로 제시됨. [팩트, p05]

  2. 같은 수준의 보급률까지 PC는 약 6년, 상용 인터넷은 약 7년이 걸려 생성형 AI의 확산 속도가 두 기술보다 약 두 배 빠른 것으로 설명됨. [팩트, p05]
    [그림 4 출시 이후 도입률 추이 AI vs. PC·인터넷, p5]

  3. McKinsey 조사 기준 기업의 AI 도입률도 1Q26 65%로 약 10개월 만에 두 배 증가했다고 보고서는 제시함. [팩트, p05]

  4. GPU 임대가격 역시 공급 확대에도 하락하지 않고 H100은 2026년 1월 시간당 2.2달러에서 8월 2.73달러로 상승했음. [팩트, p05-p06]

  5. B200도 같은 기간 시간당 약 4.4달러에서 5.6달러로 상승해 구세대와 신세대 GPU 모두 연산 수요가 공급 증가분을 흡수하고 있음을 보여줌. [팩트, p05-p06]
    [그림 6 H100 시간당 임대료 및 그림 7 B200 시간당 임대료, p6]

  6. 북미 데이터센터 공실률도 3년 연속 1%대를 유지하고 있으며 건설 중인 66GW 규모 파이프라인의 약 95%가 이미 선임차된 것으로 제시됨. [팩트, p05-p06]

  7. 주요 CSP 4개사의 합산 CAPEX는 2026년 전년 대비 94%, 2027년 38% 증가할 것으로 전망됨. [팩트, p07]

  8. Amazon은 2026년 CAPEX 가이던스를 2,000억달러에서 2,200억달러로 상향했음. [팩트, p07]

  9. Alphabet도 2026년 CAPEX 가이던스를 1,800-1,900억달러에서 1,950-2,050억달러로 올렸음. [팩트, p07]

  10. Microsoft는 전력 제약 때문에 아직 이행하지 못한 Azure 수주잔고가 약 800억달러에 달한다고 언급한 것으로 정리됨. [팩트, p07]

  11. Alphabet의 2Q26 클라우드 백로그는 전분기보다 500억달러 이상 증가해 5,140억달러에 이른 것으로 제시됨. [팩트, p07]
    [표 3 주요 CSP 4개사의 2Q26 AI 수요 및 CAPEX 관련 코멘트, p7]

  12. 따라서 보고서는 현재 AI 투자를 ‘공급이 수요를 만들어내는 과잉투자’보다 ‘수요가 공급투자를 재촉하는 부족 국면’으로 해석함. [해석]

📦 왜 미세화보다 패키징의 가치가 커지는가?

  1. 전공정 미세화는 반도체 선폭을 줄여 같은 면적에 더 많은 트랜지스터를 넣는 방식이지만 최근 물리적·경제적 효율이 과거보다 낮아지고 있음. [팩트, p10]

  2. 과거 10년 동안 100배 이상 늘었던 DRAM 비트 밀도는 최근 10년 동안 약 두 배 증가에 그쳤다고 보고서는 설명함. [팩트, p10]

  3. DRAM 1b에서 1c로의 디자인룰 축소폭도 10% 미만으로 파악되어 선폭을 한 단계 줄여 얻는 효과가 과거보다 작아졌음. [팩트, p10]

  4. EUV(Extreme Ultraviolet·극자외선) 노광장비 가격은 약 1.8억달러이고 High-NA EUV는 약 4억달러에 달해 미세화에 필요한 투자비도 급격히 높아지고 있음. [팩트, p10]

  5. 즉 칩 성능을 10 높이기 위해 투입해야 하는 전공정 비용이 과거보다 크게 늘어나면서 다른 성능 개선 방법의 경제성이 높아지고 있음. [해석]

  6. 이에 등장한 것이 하나의 거대한 칩을 만드는 대신 서로 다른 기능의 작은 칩을 최적 공정에서 만든 뒤 연결하는 Chiplet(칩렛) 방식임. [팩트, p11]

  7. Logic처럼 미세화 효과가 큰 부분과 SRAM·Analog처럼 효과가 작은 부분을 분리해 제조하면 모든 회로를 최첨단 공정으로 만드는 비용을 줄일 수 있음. [팩트, p11]

  8. 큰 칩 하나를 만들면 결함 하나가 전체 칩을 불량으로 만들기 때문에 칩 면적 증가에 따라 수율이 급격히 낮아질 수 있음. [팩트, p11-p12]
    [그림 17 다이 크기에 따른 수율 민감도, p12]

  9. 칩렛은 여러 작은 칩을 연결해 이 문제를 완화하지만 연결되는 칩이 늘어나는 만큼 각각의 칩이 정상인지 확인해야 하는 테스트 단계가 더 중요해짐. [해석]

  10. 서버 시장과 PC 시장 모두 칩렛 구조의 비중이 2028년까지 계속 증가할 것으로 제시됨. [팩트, p12]
    [그림 19 서버 시장 및 그림 20 PC 시장 내 Chiplet 구조 비중 추이, p12]

  11. 첨단 패키징 시장은 2023-2029년 연평균 약 11% 성장할 것으로 전망됨. [팩트, p09]

  12. 결국 미세화의 한계가 패키징을 키우고 패키징의 복잡성이 테스트 수요를 키우는 연쇄 구조가 형성되고 있음. [해석]

🔬 테스트가 ‘비용’에서 ‘전략 공정’으로 바뀌는 이유임

  1. 보고서는 테스트 중요도가 커지는 이유를 공정 난이도 상승과 불량 칩의 기회비용 상승이라는 두 가지 경로로 정리함. [팩트, p13]

  2. 첫 번째 경로는 첨단 패키징 확대가 칩 구조를 복잡하게 만들어 테스트 시간·강도·콘텐츠를 증가시키는 것임. [팩트, p13]

  3. 두 번째 경로는 HBM과 칩렛처럼 여러 개의 비싼 칩을 결합할수록 칩 하나의 불량이 완성품 전체를 버리게 만드는 비용이 커지는 것임. [팩트, p13]

  4. HBM에서는 개별 KGD(Known Good Die·정상으로 판정된 개별 칩)의 수율을 98%로 가정하더라도 8개를 적층한 KGSD(Known Good Stacked Die·정상으로 판정된 적층 칩)의 단순 계산 수율은 약 85%가 됨. [팩트, p14]

  5. 여기에 TSV(Through Silicon Via·실리콘 관통전극)와 적층 과정에서 추가 불량이 발생할 수 있어 실제 수율 확보는 더 어려워짐. [팩트, p14]

  6. HBM이 8단에서 12단·16단으로 높아질수록 완성 전에 불량 다이를 제거하는 KGD 선별의 경제적 가치가 커짐. [해석]

  7. 범용 메모리도 Fab Space(공장 공간) 제약과 HBM이 DRAM 생산능력을 잠식하는 효과 때문에 제한된 생산능력에서 양품 산출량을 최대화해야 하는 상황임. [팩트, p14]

  8. HBM4의 범용 DRAM 대비 생산능력 전환비는 약 3대1 수준이며 HBM4e에서는 4대1-5대1까지 확대될 수 있다고 보고서는 판단함. [팩트, p14]

  9. 이는 HBM 한 단위를 늘릴 때 소비되는 웨이퍼 생산능력이 세대가 갈수록 더 커질 수 있다는 의미임. [해석]

  10. Logic·Foundry에서도 AI 칩 대면적화와 제품군 다변화가 테스트 수요를 높임. [팩트, p15]

  11. NVIDIA H100의 다이 면적은 약 814㎟로 300㎜ 웨이퍼 한 장에서 약 63개밖에 만들지 못하는 것으로 제시됨. [팩트, p15]

  12. 칩이 커질수록 불량 한 개가 훼손하는 경제적 가치가 커지므로 테스트에 추가 비용을 써서 불량을 조기에 선별하는 ROI(Return on Investment·투자수익률)가 높아짐. [해석]

  13. Hyperscaler별 자체 ASIC(Application-Specific Integrated Circuit·특정 목적 전용칩), 추론 가속기, 네트워킹 칩, CPO(Co-Packaged Optics·광소자를 칩 패키지와 통합하는 기술)가 늘면서 제품마다 별도 테스트 프로그램과 부품이 필요해짐. [팩트, p15]

  14. 따라서 AI 시대 테스트 수요는 ‘웨이퍼 수×검사 횟수’에서 ‘웨이퍼 수×제품 종류×테스트 시간×테스트 난도’로 확장되고 있음. [해석]

🧩 테스트 밸류체인을 먼저 이해해야 함

  1. 반도체 테스트는 크게 웨이퍼 테스트→패키지 테스트→모듈 테스트의 세 단계로 구성됨. [팩트, p16]

  2. 웨이퍼 테스트는 웨이퍼 상태에서 각각의 다이가 정상인지 판정하는 EDS(Electrical Die Sorting·웨이퍼 전기검사) 또는 Wafer Sort 단계임. [팩트, p16]

  3. 패키지 테스트는 패키징이 끝난 반도체가 최종 사양대로 동작하는지를 검사하는 단계임. [팩트, p16]

  4. 모듈 테스트는 메모리 모듈처럼 여러 부품을 조립한 뒤 실제 시스템 환경에서 정상 작동하는지를 확인하는 마지막 단계임. [팩트, p16]
    [그림 25 반도체 테스트 공정 Flow, p16]

  5. 이 모든 단계에서 핵심 장비는 ATE(Automatic Test Equipment·자동 테스트 장비)인 테스터임. [팩트, p16]

  6. 웨이퍼 테스트에서는 웨이퍼를 고정하는 Chuck, 이동시키는 Prober, 웨이퍼와 테스터를 전기적으로 연결하는 Probe Card가 사용됨. [팩트, p16-p17]

  7. 웨이퍼에는 완성된 패키지처럼 외부 연결용 핀이 없기 때문에 프로브카드가 웨이퍼와 테스터 사이의 중간 연결판 역할을 함. [팩트, p16]

  8. 한 번의 접촉으로 웨이퍼 전체를 검사하기 어려워 일반적으로 두세 차례 접촉이 필요한 것으로 설명됨. [팩트, p16]

  9. 패키지 테스트에서는 반도체를 이동시키는 Handler, 테스터와 연결하는 Interface Board, 패키지와 직접 접촉하는 Test Socket이 사용됨. [팩트, p16-p17]
    [그림 26 웨이퍼 테스트 공정 및 그림 27 패키지 테스트 공정 모식도, p17]

  10. 테스트 소켓은 수만~수십만 번 접촉하면 교체해야 하는 소모품이라는 점이 장비와 가장 큰 차이임. [팩트, p16]

  11. 패키지 형상이나 핀 배열이 달라질 때마다 전용 소켓이 새로 필요해 신제품 개발이 곧 신규 수요로 연결됨. [팩트, p16]

  12. 프로브카드는 웨이퍼 투입량과 HBM 세대 고도화의 영향을 크게 받고 테스트 소켓은 신제품 수와 개발 프로젝트 수의 영향을 크게 받음. [해석]

  13. 테스터는 후공정 공장 증설과 테스트 시간이 길어질수록 필요한 장비 대수가 늘어나는 구조임. [해석]

  14. 따라서 세 영역 모두 테스트 산업에 속하지만 실적을 움직이는 선행지표는 서로 다르게 봐야 함. [해석]

🔌 테스트 소켓은 AI 개발 경쟁 자체를 먹고 성장함

  1. 보고서는 테스트 소켓을 국내 테스트 밸류체인 가운데 AI 노출도가 가장 높은 업종으로 평가함. [팩트, p18]

  2. NVIDIA의 2026년 예상 연구개발비는 전년 대비 55.4% 증가한 288억달러 수준으로 제시됨. [팩트, p18]

  3. 주요 AP(Application Processor·스마트기기용 통합 프로세서) 기업들의 2026년 합산 연구개발비도 전년 대비 17.7% 증가한 740억달러 수준으로 제시됨. [팩트, p18]
    [그림 28 NVIDIA 및 그림 29 주요 AP 기업 R&D 비용 추이·전망, p18]

  4. NVIDIA의 AI GPU 개발 주기가 약 2년에서 1년으로 짧아진 것도 테스트 소켓 교체 주기를 빠르게 만드는 요인임. [팩트, p18]
    [그림 30 NVIDIA AI GPU 개발 주기 2년→1년, p18]

  5. 개발 제품 하나가 추가될 때마다 그 제품의 핀 배열과 전기 특성에 맞춘 전용 테스트 소켓을 새로 설계해야 함. [팩트, p18]

  6. AI 칩의 핀 수 증가와 피치 미세화, 발열 증가, 신호 전송속도 상승은 소켓 사양을 높여 ASP(Average Selling Price·평균판매단가)를 끌어올림. [팩트, p19]

  7. 신규 패키징 기술이 적용되면 테스트 소켓 ASP가 전작보다 약 15% 상승하는 것으로 파악됨. [팩트, p19]

  8. 동시에 소켓은 일정 사용 횟수 이후 교체되는 소모품이라 제품 개발이 끝나 양산에 들어간 뒤에도 반복 수요가 발생함. [팩트, p19]

  9. ISC는 연간 소켓 생산능력을 2026년 약 200만개에서 2029년 500만개로 약 2.5배 확대할 계획임. [팩트, p19]

  10. 리노공업도 4Q26 공장 이전과 함께 생산능력을 현재의 약 2-3배까지 확대할 계획으로 제시됨. [팩트, p19]

  11. 두 업체가 수요를 확인한 뒤 증설에 들어갔다는 점은 현재 소켓 공급능력이 여유롭지 않음을 보여주는 근거로 사용됨. [해석]

  12. 소켓은 결국 AI 칩의 수량뿐 아니라 ‘몇 종류를 얼마나 빨리 새로 개발하는가’에서 수혜를 받기 때문에 전통적인 메모리 사이클 의존도가 상대적으로 낮음. [해석]

🪡 프로브카드는 NAND에서 DRAM·HBM으로 체급이 올라감

  1. 국내 프로브카드 업체들의 핵심 변화는 기존 NAND 중심 제품 믹스가 DRAM과 HBM으로 확대되고 있다는 점임. [팩트, p21]

  2. DRAM·HBM 프로브카드는 과거 일본 JEM·MJC와 미국 FormFactor 등이 사실상 과점했고 국내 업체는 NAND 중심이었음. [팩트, p21]

  3. HBM 증설로 글로벌 프로브카드 공급 부족이 이어지면서 메모리 고객사가 공급업체를 다변화하려는 유인이 커지고 있음. [팩트, p21]

  4. NAND용 프로브카드는 보통 3만~5만개의 핀이 필요한 반면 DRAM은 약 5만개, HBM은 최대 약 15만개의 핀이 요구되는 것으로 제시됨. [팩트, p21]

  5. 가격도 NAND용은 장당 수천만원 수준이지만 DRAM·HBM용은 약 2억~3억원까지 올라갈 수 있음. [팩트, p21]

  6. 즉 NAND에서 DRAM·HBM으로 매출 구성이 이동하면 판매량이 같아도 업체의 평균판매단가가 크게 상승할 수 있음. [해석]

  7. HBM 스택 테스트는 프로버 처리량이 시간당 약 2장으로 DRAM 웨이퍼 테스트의 약 10장보다 크게 낮아 동일 물량을 처리하는 데 더 많은 장비와 카드가 필요함. [팩트, p21]

  8. 보고서는 동일 물량 기준 HBM이 DRAM보다 프로브카드 수량 수요는 약 5배, 금액 기준 수요 강도는 약 7.5배 높다고 계산함. [팩트, p21]
    [표 5 DRAM 웨이퍼 테스트 vs. HBM 스택 테스트 주요 지표, p21]

  9. HBM용 프로브카드가 늘면 카드 내부에서 MEMS(Micro-Electro-Mechanical Systems·미세전자기계시스템) 핀을 지지하는 세라믹 STF(Space Transformer·미세 피치 신호 연결 부품) 수요도 함께 증가함. [팩트, p22]

  10. 해외 상위 프로브카드 고객사의 HBM용 STF 초도 발주는 4Q26 시작되고 2027년부터 양산 물량 확대가 예상된다고 보고서는 제시함. [팩트, p22]

  11. 글로벌 프로브카드 시장은 2026년 약 30억달러에서 2031년 약 48억달러로 연평균 9% 이상 성장할 것으로 전망됨. [팩트, p22]

  12. 이 가운데 버티컬 MEMS와 고사양 프로브카드는 각각 연평균 약 11% 성장해 시장 평균보다 빠르게 성장할 것으로 예상됨. [팩트, p22]

🧪 테스터는 후공정 증설의 직접적인 장비 수혜임

  1. 국내 테스터 업체의 첫 번째 기회는 HBM 테스트 장비의 국산화임. [팩트, p23]

  2. HBM은 범용 DRAM보다 검사 시간이 길고 HBM3E에서 HBM4·HBM4E로 고도화될수록 테스트 시간도 추가로 늘어날 것으로 예상됨. [팩트, p23]

  3. 특히 번인 테스트는 장시간 수행해야 하지만 상대적으로 장비 기술 난도가 낮아 고가 외산 장비를 국산 장비로 대체할 경제적 유인이 존재함. [팩트, p23]

  4. 두 번째 기회는 범용 메모리 후공정 공장 자체가 새로 지어지는 Greenfield(기존 설비 개조가 아닌 신규 부지·라인 투자) 증설임. [팩트, p01,p23]

  5. DRAM 웨이퍼 투입량은 2H26부터 증가하고 NAND는 2027년부터 증가할 것으로 보고서는 전망함. [팩트, p23]

  6. 삼성전자 베트남 후공정 Fab 1층은 2027년 7월 설비 반입 후 11월 가동을 목표로 함. [팩트, p23]

  7. 삼성전자 베트남 Fab 2층은 2028년 5월 설비 반입 후 10월 가동을 목표로 함. [팩트, p23]

  8. 첫 번째 투자금액은 약 15억달러이며 수익성 확보를 전제로 추가 25억달러 투자 가능성도 제시됨. [팩트, p23]

  9. SK하이닉스 P&T7의 전체 클린룸은 약 15만㎡이며 이 가운데 Wafer Test 라인이 약 9만㎡, WLP(Wafer Level Packaging·웨이퍼 단위 패키징) 라인이 약 6만㎡를 차지함. [팩트, p23]

  10. P&T7 총 투자규모는 약 19조원이며 웨이퍼 테스트 라인은 2027년 중순, WLP 라인은 2028년 초 준공이 예상됨. [팩트, p23]
    [표 6 삼성전자·SK하이닉스 후공정 Fab 투자, p23]

  11. 삼성전자 베트남 신규 공장은 기존 장비 이전보다 신규 장비 발주에 무게가 실리는 것으로 파악돼 단순 생산기지 이전보다 국내 장비업체 수혜가 클 것으로 판단됨. [팩트, p23]

  12. 따라서 테스터 업종은 2026년 HBM 국산화와 2027-2028년 신규 후공정 Fab 증설이라는 두 개의 투자 사이클이 연속적으로 연결되는 구조임. [해석]

💰 종목별로 보면 무엇이 다른가?

  1. 대신증권은 디아이에 BUY와 목표주가 39,000원을 제시했으며 보고서 작성 시점 주가 26,650원 대비 상승여력을 46.3%로 계산함. [팩트, p27]
    [표 1 디아이 목표주가 산정 테이블, p27]

  2. 디아이 목표주가는 12개월 선행 EPS(Earnings Per Share·주당순이익) 1,545원에 글로벌 테스트 장비 평균 수준인 PER(Price Earnings Ratio·주가수익비율) 25배를 적용해 산정함. [팩트, p27]

  3. 디아이 매출은 2025년 4,323억원에서 2026년 5,918억원, 2027년 7,536억원, 2028년 8,020억원으로 증가할 것으로 전망됨. [팩트, p28]

  4. 같은 기간 디아이 영업이익은 2025년 365억원에서 2026년 1,155억원, 2027년 1,490억원, 2028년 1,740억원으로 증가할 것으로 전망됨. [팩트, p28]

  5. 디아이의 가장 큰 강점은 국내 HBM 제조사 두 곳을 모두 고객으로 확보해 HBM 장비 국산화와 범용 후공정 투자 재개의 수혜를 동시에 받을 수 있다는 점임. [팩트, p01,p26-p30]

  6. 엑시콘은 목표주가 41,000원으로 제시됐으며 12개월 선행 EPS 2,762원에 국내 테스트 장비 평균 PER 15배를 적용해 산정함. [팩트, p41]
    [표 1 엑시콘 목표주가 산정 테이블, p41]

  7. 엑시콘 매출은 2026년 1,349억원에서 2027년 1,899억원, 2028년 2,893억원으로 증가할 것으로 전망되어 SSD·메모리 테스터 회복에 따른 높은 성장률을 전제로 함. [팩트, p42]

  8. ISC는 2Q26 매출 729억원과 영업이익 213억원을 기록했고 AI 관련 매출이 591억원으로 전체 매출의 81%를 차지함. [팩트, p20]

  9. ISC의 데이터센터 매출은 같은 분기 550억원으로 전체 매출의 약 75%를 차지해 AI 수혜가 단순 기대가 아니라 현재 실적에서 확인되고 있음. [팩트, p20]
    [그림 33 ISC Application별 매출액 추이, p20]

  10. ISC 매출은 2026년 3,182억원에서 2027년 4,167억원, 2028년 5,134억원으로 증가하고 영업이익률은 각각 33.3%, 36.4%, 37.2%로 높아질 것으로 전망됨. [팩트, p49]

  11. 샘씨엔에스는 NAND 중심 세라믹 STF에서 DRAM·HBM으로 제품군을 확대하며 대신증권은 목표주가 20,000원과 작성 시점 대비 상승여력 55.2%를 제시함. [팩트, p61]
    [표 1 샘씨엔에스 목표주가 산정 테이블, p61]

  12. 샘씨엔에스의 DRAM 세라믹 STF 매출은 2026년 418억원에서 2027년 676억원, 2028년 915억원으로 증가할 것으로 전망되어 제품 믹스 개선의 효과가 핵심임. [팩트, p62]

⚠️ 이 논리가 틀릴 수 있는 지점임

  1. 첫 번째 위험은 AI 수요가 예상보다 빨리 둔화되어 CSP가 2027년 CAPEX 계획을 줄이는 경우이며 테스트 투자 논리의 가장 상위 단계가 훼손되는 시나리오임. [해석]

  2. 두 번째 위험은 삼성전자 베트남 Fab이나 SK하이닉스 P&T7의 장비 반입·가동 일정이 늦어져 테스트 장비업체의 매출 인식 시점이 뒤로 밀리는 경우임. [해석]

  3. 세 번째 위험은 HBM 테스트 국산화가 고객 인증이나 수율 문제로 기대보다 느리게 진행되어 국내 테스터의 시장점유율 확대가 지연되는 경우임. [해석]

  4. 네 번째 위험은 소켓과 프로브카드 업체의 증설이 예상보다 빠르게 공급으로 전환되면서 현재의 공급 부족과 가격 상승 효과가 약해지는 경우임. [해석]

  5. 다섯 번째 위험은 AI 칩 아키텍처나 패키징 방식 변화로 현재 사용되는 특정 소켓·프로브카드·테스터의 사양이 예상보다 빨리 바뀌어 기존 제품의 수명이 짧아지는 경우임. [해석]

  6. 여섯 번째 위험은 일부 테스트 업체가 소수 고객에 높은 매출 의존도를 갖고 있어 고객 한 곳의 발주 일정 변화만으로도 분기 실적 변동성이 커질 수 있다는 점임. [해석]

📈 리스크 & 기회

  1. 단기 1-3개월의 기회는 이미 2Q26부터 확인된 테스트 업체 실적 개선과 추가 수주 공시가 이어지는 경우로 확률 약 70%·영향도 높음으로 판단하며, 확인법은 3Q26 수주잔고·테스터 발주·ISC AI 매출 비중·프로브카드 ASP를 추적하는 것임. [해석]

  2. 단기 1-3개월의 위험은 2026년 주가 상승 이후 밸류에이션 조정이 추가로 나타나는 경우로 확률 약 50%·영향도 보통으로 판단하며, 확인법은 12개월 선행 PER과 실적 추정치 상향 속도가 주가 상승을 따라가는지 비교하는 것임. [해석]

  3. 중기 6-12개월의 핵심 기회는 2027년 삼성전자 베트남 Fab·SK하이닉스 P&T7 장비 발주와 HBM4 테스트 강화가 동시에 진행되는 경우로 확률 약 70%·영향도 높음으로 판단하며, 실제 설비 반입 일정과 양사 후공정 CAPEX가 핵심 체크포인트임. [해석]

  4. 중기 6-12개월의 핵심 위험은 AI CAPEX 둔화와 후공정 증설 일정 지연이 동시에 발생하는 경우로 확률 약 25%·영향도 높음으로 판단하며, CSP CAPEX 가이던스와 메모리 고객사의 신규 Fab 일정이 확인법임. [해석]

🧭 최종 투자 판단

  1. 이 보고서만 기준으로 보면 테스트 섹터는 ‘웨이퍼 생산량 증가’에만 기대는 전통적인 소부장과 달리 AI 칩 복잡도 상승→테스트 횟수·시간 증가→고사양 장비·부품 ASP 상승→후공정 Fab 증설→반복적인 소켓·프로브카드 교체 수요라는 여러 성장축이 겹쳐 있어 반도체 소부장 가운데 구조적으로 매력도가 높은 영역이라고 판단함. [해석]

  2. 그러나 사용자가 요구한 ‘완벽히 확신할 때만 투자 의견을 제시함’이라는 기준에서는 2027년 AI CAPEX와 신규 Fab 일정, 국산화 속도, 현재 밸류에이션이라는 변수가 남아 있으므로 나라면 현재 섹터 전체에 확정적으로 투자하지 않고 투자 의견을 유보하며, 향후 P&T7·베트남 Fab 장비 발주와 실적 추정치 상향이 실제로 확인되는지를 기다리겠음. [해석]

🧵 한 줄 코멘트

AI 시대의 테스트는 완성된 차의 마지막 검사가 아니라, 비싼 부품을 조립하기 전에 불량 부품을 미리 찾아내 수천만원짜리 실수를 막아주는 보험에 가까워지고 있으며 칩이 비싸고 복잡해질수록 그 보험의 가격과 필요성도 함께 높아짐.

분석은 새로 첨부된 대신증권 「테스트 전성 시대」 68페이지 보고서만을 기준으로 작성했으며 이전 첨부 보고서의 내용은 혼합하지 않았음.

저작자표시 비영리 변경금지 (새창열림)